原子尺度模擬在方興未艾的納米電子器件制造領域扮演著日益重要的角色。納米電子學與微電子學的一個重要不同在于，納米電子器件中每個原子的位置都會影響器件的功能。因此，采用實驗與模擬互補的方法，可以協助研究者充分了解系統的真實行為，獲得更可靠的結果。

       納米尺度的金屬接觸導致的電阻增加是限制集成電路應用的一個重要因素。華盛頓大學的研究者利用理論方法研究了Cu/Ta金屬界面上的電子散射和傳輸性質。根據計算結果，他們發現勢壘層的存在會明顯降低納米線的導電性，并提出了一個半經典模型來預測此類體系的電阻行為，該模型與實驗值定性吻合。

(a) Cu納米線和Ta襯底層接觸界面的幾何結構圖。上面8層深藍色的是Cu原子，下面淺棕色的是Ta原子。

(b) Cu層的電阻增加與Ta層厚度之間的函數關系。藍色圓圈表示實驗值，紅線與綠線分別表示擬合兩種不同情況的電阻，其中T為傳輸幾率，λ表示平均自由程。

Ref:Baruch Feldman et al., Appl. Phys. Lett. 95, 222101 (2009)

使用軟件： ATK